@lunning 3.0目前还在内部开发，开源时间未定。

@cao 网址改了： http://viplab.fudan.edu.cn

这一版本没有实现RDO功能。
RDO在我们内部规划的3.0版本中有的

这个我们未来会整理一个更详细的使用说明文档。
目前你可以参考testbench的接口设计方法来做

未来我们会推出开源版的FPGA实例，可以包括AXI总线接口、软件驱动程序，简单的Demo等

@Giljohn 这个代码不包括编码器外围电路（总线接口，地址管理，Buffer缓存等），enc_top仅仅是编码器核心IP的顶层。如果需要在FPGA上运行，需要自行封装AXI总线接口。

https://github.com/openasic-org

Any code update can be found in our Github project

最近手头上事情比较多，稍后安排出个详细一点的文档

非常感谢！！
近期我们会将2.0版本代码放到github托管，到时候一并更新！

@xiaohong http://openasic.org/topic/45/bs2hevc 请看这个开源软件